Kur & Tutma İhlalleri Tespit

merhaba havuç dışlayan ve vilations olan kombi gecikmeler ile ayarlanabilir ve u artış geçici çalışma ve u decrese temp .. sadece bu ise daha az olması durumunda, bu gecikmeler daha olacak tutun ve ihlalleri kurmak Benim thoguht
Click to expand...
temp oynarken herhangi bir sorun varsa söyle onun gerçek zaman mümkün ya da değil olup olmadığını önermek beni lütfen nasıl temp ile oynayabilirsiniz. sonra kaydediyorum? bu senin kontrolünde ... size ans açıklayabilir olamaz? STA sırasında geçici alabilir. dikkate ama nasıl bandı sonra? .. [COLOR = "Silver"] [SIZE = 1] ---------- Mesaj 11:24 eklendi ---------- Önceki Mesaj oldu 11:21 ---------- [/SIZE] [/COLOR]
Eğer alıyorsanız Merhaba Havuç, çip üretim sonra, ihlal tutun. o zaman işe yaramaz. Ama o iş yapmak istiyorsanız eğer hala, beklemeye ihlali çalışması yapabilirsiniz ters orantılı olduğundan, sizin tutma süresi ihlali bağlı laboratuar sıcaklığı artırmak, laboratuara gidin.
Click to expand...
cips çalışmak için yapılır sanmıyorum laboratuarları sadece ya .... ben temp dışarıda bırakın söyleyebilirim. ve temp ile oynamaya. ihlalleri düzeltmek için .... artırmak / veriyolunu gecikme azaltmak veya saat yol çarpık tanıtmak için en iyisidir ...
 
nasıl düzeltmeleri zaman tutun tamponlar ekleyerek geliyor?
 
nasıl düzeltmeleri zaman tutun tamponlar ekleyerek gelmez
Click to expand...
beklemeye için, veri yolu geciktirmek istiyorsanız, veri çok erken bulmuyor ki?. Yani biz beklemeye düzeltmek için gecikme tamponlar kullanılır.
 
Ben tamponlar sadece far as ı know sinyal seviyesini geri yüklemek için kullanılır signal.buffers geciktirmek için nasıl kullanıldığını bilmek istiyorum.
 
Ben tamponlar sadece kadarıyla i
Click to expand...
Merhaba Gourav Evet tamponlar geri yüklemek için kullanılır bildiğiniz gibi sinyal seviyesini geri yüklemek için kullanılır signal.buffers geciktirmek için nasıl kullanıldığını bilmek istiyorum. sinyal, ancak herhangi bir hücreye kullandığınızda, tampon ya da inverter, bu hücreler onlarla ilgili bazı gecikme var. Böylece yol yol gecikme artar herhangi bir hücre eklediğinizde. Tampon ya da 2 invertör hücrelerin en basit şeklinde olduğu için, tampon sistemleri kullanılmıştır. Beklemeye sabitleme için, kütüphanedeki mevcut özel gecikme tamponlar vardır, bunlar kullanılır.
 
Hold zaman denklemi bakarsanız TCQ + Tcomb> Tskew + Thold . Ihlal hızlı veriyolu nedeniyle oluşur tutun. Biz veriyolu gecikme artar. Bu tutmak ihlali çözecek ve veriyolu tampon ekleyerek veriyolu gecikme artacaktır. http://www.edaboard.com/thread227915.html # 2
Click to expand...
veri yolu gecikme siz Tcomb mu kastediyorsunuz? ancak dikkate kurulum süresini denklemi Tclk + Tskew> TCQ + Tcomb + Tsu. (çünkü kurulum süresi) bekleme zamanı düzeltmek için Tcomb bir artış temelde devre az frek çalışmasına yapacak yüzden. Yani hem kurulumu optimize ve zaman konuları tutmak için daha iyi bir yolu var mı?
 
Sen veriyolu gecikmesi (insert tampon) sadece yeterince kurulum ihlali sahip sona erecek başka marj ayarlarını yaptınız artırabilir. Yolunu beklemeye ihlalleri ve tampon konumu daha da kritik kurulum sahip ise çok önemli hale gelir.
 
devresi için saati hesaplanırken ama kadarıyla biliyorum gibi sadece kurulum süresi ihlalleri cosideration alınır.
 
Evet, kurulum frekansına bağlıdır ve beklemede frekansından bağımsız olmasıdır.
 
Ama ben o Tclk sabittir demektir çip kendisi tasarımı sırasında pratikte her zaman bir hedef saat frekansı ayarlayın varsayalım. TCQ ve Tsu Ayrıca sentez aşamasında sabit olduğundan. Biz bu kontrol sadece parametrelerin Tcomb ve Tskew vardır. Biz kurulum süresi ihlal etmeden daha yüksek çalışan frek için beklemeye zaman kontrol ve çarpık yüksek yüksek Tcomb istiyorum. Ama (Tskew) max bekleme süresi ile sınırlı iken (Tcomb) max setup ile sınırlı olduğuna dikkat edilmesi önemlidir. Bu ikisi arasındaki etkileşimi doğru frekans çalıştırmak (kurulum ihlal etmeden) ve uygun veri (bekletildiğini ihlal etmeden) örneklenmiş sağlamak için dikkatle kontrol edilmelidir. Benim anlayış doğru olup olmadığını bana bildirin lütfen
 
Ben bu soruyu sormak için yerleştirmek üzere sağ umuyoruz. Reg yolu için bir reg, i daha sonra kurulum ihlali varsa nereye i flop başlatılması ya da flop yakalayan, tampon eklemek gerekir? ve neden?
 
Kurulum süresi:-Saat denklemi aktif kenarına gelmeden önce sabit veya sabit tutulmalıdır veri sinyali aldığı zaman minimumm miktarı:-TCQ + Tcombi = Thold verileri varış zamanı (TCQ + Tcombi) veri büyükse sonra istenilen zaman (Tcp-Tsetup) kurulum ihlal .... biz teknikleri 1.cell boyutlandırma artış (lansmanı flop) 2.combi gecikme azalış 3.Net uzunluğu azalma 4.Clock izleyerek kurulum ihlalleri tespit edilebilir düzeltebilirim dönemde artış veri varış zamanı (TCQ + Tcombi) verilerine ihtiyaç zamanı (Tcp-Tsetup) daha sonra basılı az ise ...., biz beklemeye ihlalleri (öğle aşağı boyutlandırma aşağıdaki teknikleri 1.Cell ile tespit edilebilir düzeltebilirim ihlal edilirse flop) 2.net uzunluğu artışına 3.combi gecikme zammı
 
Ben bu soruyu sormak için yerleştirmek üzere sağ umuyoruz. Reg yolu için bir reg, i daha sonra kurulum ihlali varsa nereye i flop başlatılması ya da flop yakalayan, tampon eklemek gerekir? ve neden? Tamponlar genellikle beklemeye ihlalleri düzeltmek için kullanılır
Click to expand...
. Yöntem 1: vb yöntem 2 pipelining tarafından Tcomb düşürmeye çalışın: Siz Tskew arttırmak isteyebilirsiniz ( tamponlar ekleyerek: - kurulum ihlalleri düzeltmek için Tskew ur Tclk sabittir varsayalım Tclk> TCQ + Tcomb + Tsu düşünebilirsiniz yolu yakalamak Ama sonra tekrar Tskew artış Tskew <TCQ + Tcomb yana beklemeye ihlaline sebep olmadığından emin olun -. Thold Ama method2 denemeden önce method1 denemenizi öneririm
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top