tamsayı std_logic dönüştürmek

[rakesh_aadhimoolam]

merhaba i tamsayı veya tersi std_logic dönüştürmek için bir paket yazmak için tam olarak nasıl küçük bir şüphe var millet. şimdiden teşekkürler

 

[Ahmed Ragab]

Site arama deneyin musunuz daha http://www.edaboard.com/viewtopic.php?p=630838 # 630838 aynı soruyu buraya istendi

 

[aji_vlsi]

[Quote = rakesh_aadhimoolam] merhaba i tamsayı veya tersi std_logic dönüştürmek için bir paket yazmak için tam olarak nasıl küçük bir şüphe var millet. kullanmak ieee.numeric_std: advance [/quote] teşekkürler sana VHDL SSS bakmak @ http://www.vhdl.org/comp.lang.vhdl hızlı cevap kullanmaktır almak öneririz . tüm, sonra ve fonksiyonlarını kullanın: to_integer to_unsgined HTH Ajeetha, CVC www.noveldv.com Yeni Kitap: VMM Kabulü 2006 Bir Pragmatik Yaklaşım ISBN 0-9705394-9-5 http: / / www.systemverilog.us/

 

[amit_8561]

conv_std_logic_vector (integer (isim), gerekli standart mantık vektörü için Kataloğundaki bit) kullanmak; tamsayı kullanılması düpedüz conv_integer (std mantık vektörü (isim)) dönüştürmek için herhangi bir ek kütüphane bunun için gerekli

 

[aji_vlsi]

için gerekli ek kütüphane Onlar * IEEE * standart fonksiyonları ve farklı üreticilerin / bu işlevlerin farklı yorumların vardı değil gibi conv_ * fonksiyonların kullanımı önerilmez. Bu konuda daha fazla bilgi için VHDL SSS okuyun. http://www.vhdl.org/comp.lang.vhdl Saygılarımızla, Ajeetha, CVC www.noveldv.com Yeni Kitap: VMM Kabulü Bir Pragmatik Yaklaşım 2006 ISBN 0-9705394-9-5 h ** p :/ / www.systemverilog.us/